PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-220615

(43) Date of publication of application: 13.09.1988

(51)Int.CL

HO3K 3/286

(21)Application number: 62-054601

(71)Applicant:

NEC CORP

(22)Date of filing:

09.03.1987

(72)Inventor:


KIMURA KATSUHARU

(54) FLIP-FLOP CIRCUIT

(57)Abstract:

PURPOSE: To lower a power source voltage to ≥1.5V by constituting a flipflop of two differential circuits composed of two pairs of transistor pairs to share a constant current source.

CONSTITUTION: When a clock pulse is inputted from terminals C and -C and the terminal C is High and the terminal -C is LOW, transistors Q1 and Q2 are turned off. At this time, when a terminal D is High and a terminal -D is LOW, a transistor Q3 is turned on and a transistor Q4 is turned off. Next, the clock pulse of the terminals C and -C is inverted, the terminal -C is High and the terminal C is LOW, then, transistors Q3 and Q4 are turned off and transistors Q5 and Q6 are turned off. At such a time, a transistor Q7 is turned on, a transistor Q8 is turned off and the data inputted from terminal D and -D are held. By the above-mentioned action, it is found that the circuit has the function of the flip-flop.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑨日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63-220615~

@Int Cl.4

識別記号

庁内整理番号

四公開 昭和63年(1988)9月13日

H D3 K 3/286

F-8626-5J

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称 フリップフロップ回路

即特 願 昭62-54601

砂出 願 昭62(1987)3月9日

⑫発 明 者 木 村 克治

東京都港区芝5丁目33番1号 日本電気株式会社内

创出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

②代 理 人 弁理士 内 原

明

I. 発明の名称

フリップフロップ回路

2. 特許請求の範囲

1 定電流源を共有する2対のトランジスタ対か ら成る差動回路を2個有し、第1の差動回路を 構成する第1のトランジスタ対のペースは共通 に接続され、第2の差動回路を構成する第3の トランジスタ対の共通に接続されたペースとと もに第1の入力対を構成し、第1の差動回路を 構成する第2のトランジスタ対のペース対は第 2の入力対を構成し、コレクタは出力対を構成 し、第2の差動回路を構成する第4のトランジ スタ対のペース対は前配出力対と接続され、コ レクタ対はペース対とはそれぞれ逆に前配出力 対と接続されるととを特徴とするフリップフロ ップ回路。

2. 前水範囲1の少なくとも一方の定量液板に上

とを特徴とするブリップフロップ回路。

3. 発明の詳細な説明

〔 産業上の利用分野 〕

本発明はフリップフロップ回路に関し、特に ECL型フリップフロップ回路に関する。

〔従来の技術〕

従来、この種のフリップフロップ回路は第5回 に示すよりな回路構成になっていた。

〔 発明が解決しようとする問題点 〕

上述した従来のフリップフロップ回路は、トラ ンジスタを2段重ねているので電源電圧を 1.5 V 以下には下げられないという欠点がある。

〔 問題点を解決するための手段 〕

本発明のフリップフロップ回路は、ペースが共 通报税された第1のトランジスタ対とペースが共 通接統された第3のトランジスタ対と第2のトラ ンジスタ対のコレクタ対と互いにコレクタ対が共 通接税され、ペースが互いに対のトランジスタの

-1

– 2 –

コレクタに接続される第4のトランジスタ対と第 1および第2のトランジスタ対が共有する第1の 定電流隙と第3および第4のトランジスタ対が共 有する第2の定電流隊を有している。

〔夹施例〕

次に、本発明について図面を参照して説明する。 第1 図は本発明請求範囲1の一寒加例を示す回 路図である。端子C, でよりクロックパルスが入 力され、端子CがHigh、端子でがLOWとする。 トランジスタQ1, Q2はオフする。このとき端子 DがHigh, 端子 DがLOWとするとトランジスタ Q3はオンし、トランジスタQ4はオフする。す なわち出力端子Q, でのクロックパルスが反転し なる。次に端子C, でのクロックパルスが反転し でがHigh, 端子 CがLOWとなるとトラン ジスタQ1, Q2はオンし、トランジスタQ3, Q4 はオフし、トランジスタQ5, Q6はオフする。こ のときにトランジスタQ7はオンし、トランジスタ タQ8はオフとなり、端子D, Dから入力された データが保持される。

- 3 -

タQ3のコレクタがHigh、トランジスタQ4のコレクタがLOWとなっているとする。

次の瞬間入力のクロックパルスが反転して始子でがHigh、端子CがLOWになると、トランジスタQ5、Q6、Q9、Q10がオフ、トランジスタQ1、Q2、Q13、Q14がオンし、トランジスタQ3、Q4;Q15、Q16がオフ、Q8、Q12がオンし、データが保持される。とのときに端子QはLOW、出力端子QはHighである。

次に入力のクロックパルスが再び反転して懶子 Cが High、端子でが LOWになると、トランジス タQ1、Q2;Q13、Q14はオフし、トランジスタ Q5、Q6;Q9、Q10 はオン、トランジスタQ3 はON、トランジスタQ4はオフ、トランジスタ Q16はオン、トランジスタQ15はオフし、デ ータは保持される。

次に入力クロックパルスが反転して端子Cが LOW、端子CがHighになるとトランジスタQ5, Q6;Q9,Q10がオフ、トランジスタQ1,Q2; Q13,Q14がオン、トランジスタQ3,Q4;Q15, 以上の動作によりフリップフロップの機能を持つ つととがわかる。

第2図は本発明の他の実施例を示す回路図であ り、リセット機能付のフリップフロップの例を示 してある。

第2図において、雑子RがLOWのときにはトランジスタQ9、Q10はオフしているので回路動作は第1図に示す回路と同一になる。一方、囃子RがHighのときにはトランジスタQ9、Q10がオンナるので出力畑子QはHigh出力端子QはLOWとなり、リセット状態となる。

第3図は本発明簡水範囲1の応用例を示す回路 図であり、第1図に示すフリップフロップを2段 接続したT型フリップフロップ回路で構成される 2分周回路例を示す。

第3回において、端子C, Cよりクロックパルスが入力され、端子CがHigh、端子CがLOWとするとトランジスタQ1,Q2;Q13,Q14はオフする。このときにQ3又はQ4,Q15又はQ16がオンし、データを決定する。このときトランジス

- 4 -

Q16がオフ、トランジスタQ7, Q11がオン、トランジスタQ8, Q12はオフし、データは反転する。このとき出力端子QはHigh、出力端子QはLOWである。

次に入力クロックパルスが反転して端子 Cが Hiph、端子 Cが L O Wになると、トランジスタ Q1、Q2;Q13、Q14はオフ、トランジスタ Q5、Q6;Q9、Q10はオン、トランジスタQ4は ON、トランジスタQ3はオフ、トランジスタ Q15はオン、トランジスタQ16はオフレ、データは保持される。

以下、順次入力クロックパルスが反転を繰り返す毎に出力データは反転と保持を繰り返す。すなわち出力データは入力クロックパルスに対して2倍の周期のパルスとなり、2分周回路となっていることがわかる。

第4図は本発明の応用例を示す回路図であり、 切替機能付の2分周回路である。

第4回は第3回にトランジスタQ17, Q23と 制御端子Sを追加し、更にトランジスタQ1, Q2 から成る差動増幅器を追加し、定電流域を具体的 にトランジスタQ9, Q14, Q20, Q26で構成し た回路である。

1

今、制如端子 S が L O W のときにはトランジスタ Q 17、Q 2 3 はオフとなるので、回路動作は第 3 図に示す回路と同一となり、 2 分周回路となる。

一方、制御媼子 S が Highのときを考える。

今、トランシスタQ18、Q19、Q24、Q25のエミッタサイズをSoとし、トランシスタQ17、Q23のエミッタサイズをmSoとし、トランシスタQ15、Q16、Q21、Q22のエミッタサイズをnSoとする。

ことで m>>1,2n>>1かつ 2n>>mとすれば入力端子CがHigh、入力端子CがLOWのときにトランジスタQ15,Q16がオン、トランジスタQ17、タQ21,Q22がオフ、かつトランジスタQ17、トランジスタQ18,Q19がオフ、トランジスタQ27、Q23がオン、トランジスタQ24,Q25がオフとみなして良い。従ってとのときに出力端子QはHigh、出力端子QはLOWとなる。

-7-

図は本発明請求範囲2の一実施例を示す回路図、 第3図は本発明請求範囲1の一実施例を示す回路 図、第4図は本発明の一実施例を示す回路図、第 5図は従来回路である。

Q1~Q25 ······ トランジスタ。

代理人 弁理士 内 原



次に、入力増子CがLOW、入力増子CがBigh のときにトランジスタQ15, Q16がオフ、トランジスタQ21, Q22がオン、如つトランジスタQ17がオン、トランジスタQ18, Q19がオフ、トランジスタQ23、トランジスタQ24, Q25がオフとみなして良い。従ってこのときに出力端子QはLOW、出力増子QはHighとなり、分周動作を止める。

ここで第4回の回路図からもわかるようにグランドと電源間に概型接続しているトランジスタは2個であるととより、電源電圧が1.5 V以下でも
実現可能である。


〔発明の効果〕

以上説明したように、本発明は定電硫原を共有 する2対のトランジスタ対から成る2個の差動回 路でフリップフロップを構成することにより低電 圧化できる効果がある。

4. 図面の簡単な説明


第1図は本発明請求範囲1を示す回路図、第2

- 8 -




1 ···· 電孫 R1, R2 ··· 抵抗 01~08 ··· トランジスタ Jo ··· 定電流深

第 1 四




1 ····電源 RI.R2···抵抗 BInQIO··· トランスタ Io·· 定電流源

第 2 図



1…電源 R1~R3…抵抗 01~Q16…トランジスタ Jo…定電流源

游 3 図



1···電源 RIへR7···抵抗 OI、へO26··· とうシジスタ

茅 4 図

